這個專題主要講講CMOS模擬集成學習中的一些事情，大多數內容涉及到一個芯片是如何設計和制作出來的，屬于特別底層的東西，這些東西往往是核心技術，國內的軟件行業發展已經特別領先了，但在底層方面，潛力十分的大，本身也是學這個的，就當復習了。這篇博客主要講講CMOS的工藝技術，涉及到了IC是如何制作出來的，實踐中，如果懂這些，其實也就明白了來源，結合使用CPU的技能，這兩樣東西會越來越熟。
現代CMOS工藝包括了200多道工序，不可能一道道的解釋，這里只把這些工藝歸為以下類別：
01 生產適當類型的襯底的晶圓制造工藝。
02 精確定位每個區域的光刻工藝。
03 向晶圓中添加材料的氧化、沉淀和離子的注入工藝。
04 從晶圓上去除材料的刻蝕工藝
備注：在集成電路中，工藝層的電阻率和厚度由其制作材料和工藝決定，在版圖設計中是無法改變的，可以通過公式計算。
晶圓是用來制作襯底的，CMOS開始時的工藝所使用的晶圓必須是高質量制造的，是含有極少雜志的單晶硅體，并且必須加入一些適當的濃度雜質來滿足電阻率的要求。
數據：Silicon Wafer
單晶生長柱狀晶體：直徑75~300mm，長度1m。
在晶體生長時參雜：~ 10的15次方/cm3
切割成硅晶圓片0.5~0.7 mm厚
制作：切克勞斯基法（Czochralski method）。
光刻是把電路版圖信息轉移到晶圓上的第一步，處于制造的目的，分了很多層，比如：n阱層、有源區、多晶、接觸孔、金屬1等等。
概念：
01 掩模–和版圖數據相對應，使光刻膠部分區域曝光。
02 光刻膠–在紫外光下會改變性能的有機聚合體。
正膠—暴露在紫外光下的區域將會去除。
負膠—未暴露在紫外光下的區域將會去除。
步驟：如下圖所示（n阱為例）
01 精確控制電子束將版圖圖形“寫”在透明玻璃的“掩模版”上。
02 在晶圓襯底上涂上一薄層光照后刻蝕特性會發生變化的“光刻膠”（涂光刻膠之前其實還要生長一層很薄的氧化層來保護晶圓表面）。
03 將掩模版放在晶圓上方，利用紫外線將圖形投影到晶圓上，使得曝光區域的光刻膠“變硬”，不透光區域的光刻膠保持“松軟”。
04 將晶圓襯底放到腐蝕劑中，去除“松軟”的光刻膠，從而暴露出下方的硅表面。
05 這樣就可以在暴露出其下方的硅表面區域制作n阱了，這一系列的流程稱為一次光刻流程。
在硅表面形成二氧化硅的工藝，這是利用硅的一個特性：可以在硅的表面生成非常均勻的氧化層，并且幾乎不會在晶格中產生應力，使得制作的氧化層薄到幾十埃（埃是0.1納米）。
用途：
01 柵介質–層與層之間的隔離。
02 保護層–阻擋雜質對氧化層下材料的粘污。
03 互連線–在器件之間的區域，生成一種“場氧”的SiO2層，為后面工序制作互連線提供基礎。
方式:：
干法（薄氧100~1000 ?）
濕法（厚氧） 生長的溫度：700~1100 ℃
備注：制作柵氧化層是一道非常重要的工序，因為氧化層的厚度tox直接決定了晶體管的電流驅動能力和可靠性（之后說到MOSFET器件特性的時候說），所以其精度必須控制在幾個百分點之內。例如在晶圓上相差20cm的兩個晶體管（晶圓大小一般12寸，就是30cm），它們的氧化層厚度差必須小于幾個埃，這就要求整個晶圓的氧化層厚度要有極高的均勻性，并因此要求氧化層緩慢生長。此外，氧化層下面的硅表面的“清潔程度”也會影響電荷載流子的遷移率，從而影響晶體管的電流驅動能力、跨導和噪聲。
通過將雜質原子加速變為高能離子束，再轟擊晶圓表面而使雜質注入無掩模區域實現的，如下圖所示。
說明：摻雜濃度由注入密度和注入時間決定的，摻雜區域的深度是由離子束的能量決定的。
備注：
01 離子注入的另一個作用是：溝道阻斷注入（可以查找資料看下）。
02 離子注入會嚴重的破壞硅的晶格，因此，注入后通常將硅片在大約1000攝氏度下加入15~30min，以使晶格鍵再次形成。這道工序被稱為退火，它同時會引起雜質擴散，使雜質分布在各個方向展寬。比如：退火后會導致源/漏區橫向擴散，形成與柵覆蓋區域的交疊，故一般在所有的注入都完成以后，對晶圓僅退火一次。
03 另外，還有一個“溝道效應”的問題需要注意，大概就是要傾斜7度~9度進行注入，達到預期的摻雜濃度分布曲線。
概念：
01 淀積–把多種不同材料的薄膜層沉積到材料表面，包括生長氧化物，多晶硅等各種物質。常使用“化學氣相淀法”實現。
02 刻蝕–去除被暴露材料（未保護），主要是為了去除光刻膠，多晶硅，氧化物等。常用有三種方法：濕法刻蝕、等離子刻蝕和反應離子刻蝕。
