關鍵詞： 雙極性晶體管 MOS 開漏 開集 上拉電阻 下拉電阻
對于常見在晶體管電路分析和設計中，經常會遇到開源(OpenSource)、開漏(Open Drain)、開集(Open Collector)、開發(Open Emitter)這些概念名詞，有時候對這些概念名詞的理解不到位，從而導致電路設計不滿足要求，引發電路不能正常工作、電磁干擾噪音很大等問題。
開漏電路中的“漏”指的是場效應管的漏極，那么開源電路中的“源”指的是場效應管的源極。同理，開集電路和開發電路中的“集”和“發”分別指的是三極管的集電極和發射極。
文章對這四種電路分別加以說明，對于開漏、開集電路需要上拉電阻和上拉電壓，他們的大小要滿足電路的應用需求和限定在晶體管參數以內，對于開源、開發電路也有相應的要求。本文對這些要求都做了詳實的說明，以實際的電路加以分析。
1 開源、開漏、開集、開發電路要求
開漏電路和開源電路一般是以絕緣柵型場效應管的漏極、源極為輸出的電路。開漏電路一般用法是在漏極外部的電路添加上拉電阻，而開源電路一般在外部電路添加一個下拉電阻。完整的開漏電路應該由開漏器件和開漏上拉電阻組成。同理，完整的開源電路應該由開源器件和開源下拉電阻組成。
開集電路和開發電路一般是以三極管的集電極、發射極為輸出的電路。開集電路一般用法是在集電極外部的電路添加上拉電阻，而開發電路一般在外部電路添加一個下拉電阻。完整的開集電路應該由三極管工藝器件和開集上拉電阻組成，同理，完整的開發電路應該由三極管工藝器件和開發下拉電阻組成。
通過上面的圖示，只有加上外部拉電阻和電壓，才能使輸出有確定的值。上拉電阻又稱為輸入電阻，主要是為了要求為低電平脈沖觸發而用的，如一般的復位電路。下拉電阻又稱為輸出電阻，主要是為了一般下級輸入為高電平觸發的電路，如中斷請求、同步電路。
2 開漏、開源、開集、開發四種電路特點
⑴開源、開漏電路都要外接電阻。利用外接電阻可以驅動下級輸入的能力，增強電路的驅動能力。只要給芯片適當的工作電壓，外部的輸出電平在一定范圍內可以由外部上拉電壓來決定。內部只需要很小的柵極驅動電流，就可以驅動MOS管的導通，實現小電平控制高電平輸出。當內部MOS管導通時，電流是從外部的VCC流入上拉電阻經MOS管到地或者先經過MOS管然后灌入下拉電阻到地。
⑵開源電路必須外接下拉電阻，開漏電路必須外接上拉電阻。否則不能產生所需要的電平，不接電阻一般為高阻態，且會產生干擾。當開漏電路不接上拉電阻時只能輸出低電平。
⑶上拉電阻或下拉電阻決定了轉換的速度，電阻越大，轉換速度越慢，因為漏源之間的電容和上拉電阻或下拉電阻形成RC的充放電時間，但是相應的功耗就會降低。其功耗功率為。所以電阻越大，功耗越低。
⑷開集電路和開漏電路原理類似，在一般工程應用中我們可以用開集電路來替代開漏電路。
3 開漏、開源、開集、開發四種電路應用
3．1 搭建“或非”邏輯和“或”電路邏輯
多個開漏輸出可以并聯到一條輸出線上，從而產生“或非邏輯”的功能，如圖5所示。當只要其中的一個線路輸入為高電平，整個輸出就為低電平。這在PC機總線使用權判斷上很有作用，當有一個邏輯在使用總線，其輸出就為低電平。據此想法，我們將多個開源輸出并聯到一條輸出線上，從而產生“或邏輯”的功能。當其中的一個線路的輸出為高電平，整個輸出就為高電平。這也可以用在某種判斷邏輯上。
同理，可以通過晶體管來形成開集“或非”電路或者開發“或”電路。開集、開發電路用的是晶體三極管，開關速度很快，滿足一些特殊的高速應用要求。但是三極管電路功耗比MOS管要大，且其驅動電路能力沒有MOS強。
3．2 CMOS電路實現電平轉換
如圖8所示，對于輸入3.3電壓，通過CMOS反相器，那么Q1 N-MOS將會導通，Q2關閉，Q1輸出的是低電平，Q3不會導通的，所以輸出為5高電平。如果輸入的是0電壓，那么輸入負載P-MOS管將導通，輸出高電壓驅動Q3，從而最后Q3上拉輸出為低電平。但是上拉電阻的選擇能夠使得當輸出為低電平時，低電平應該低于下級輸入電路要求的低電平門檻值。
3．3 CMOS工藝看門狗芯片外部上拉和下拉電阻
CAT24C021[1]是CATALYST公司帶有2K字節E2PROM看門狗芯片，該芯片采用的是CMOS工藝，其RESET引腳是開源輸出，/RESET引腳是開漏輸出。RESET引腳是高電平觸發，由于開源輸出應接下拉電阻，/RESET引腳是低電平觸發，是開漏輸出引腳應接上拉電阻。
3．4 TTL管驅動MOS管進行大電壓輸出
小電流驅動大電壓輸出，滿足一些特殊的應用場合。TTL管采用2N3904[2]，MOS管采用IRF840[3]。2N3904最大基極輸入電流為100，集電極到發射極之間最大電壓為40集電極和發射極之間的最大電流為。IRF840柵源之間最大正向電壓可以加到20，同時柵極電阻很高，在正向20以內其最大柵極電流為100，所以功耗很低，漏源最大正向導通電流。下面我們來分析一下上面的電路。TTL管采用集電極上拉電阻，MOS管采用開漏上拉電阻。我們實現是TMS320F2812DSP串口MDXA輸出[4]，其輸出高電平是3.3，低電平一般很小，認為其為0。輸入為方波脈沖。
當DSP輸入脈沖為低電平時，假設為0電平，則TTL管截止，TTL管上拉輸出為12，驅動MOS管，MOS管導通，，由于柵極輸入電流很小，基本上12經R1上拉電阻和柵極電阻進入地，電流很小。一般情況下，我們只需要考慮柵極輸入電壓就可以了。12可以使MOS管導通，MOS管上拉輸出為0。
當DSP輸入脈沖為高電平時，TTL管導通，其基極和發射極壓降為0.7，認為Vb=0.7，則 ,此時流過R1電流為，設為流入柵極的電流，，由于柵極電阻很高，認為流入柵極的電流很小忽略不計，所以，由管子的放大倍數設，那么，因，所以這時晶體管飽和，晶體管上拉輸出約為0，MOS管截止，其上拉輸出為50。對于TTL管，所以管子不會擊穿。
4 開漏、開源、開集、開發四種電路拉電阻的要求
⑴對于選擇晶體管外接上拉電阻時，注意管子的導通電流，上拉電阻不能太小，太小那么集電極發射極之間或者源極、漏極電流就會變大，導致管子過熱擊穿。選擇時注意晶體管的各項參數。
⑵ 驅動能力和功耗之間的平衡選擇。 無論對于MOS管電路，還是TTL電路，如果開漏或者開集輸出作為下一級的輸入，上拉電阻或下拉電阻一定要保證為下一級提供足夠的驅動電流，但是電流值也不能太大，應該滿足一定的范圍，電流越小功耗越低，但同時也要注意驅動能力和功耗的恰當選擇。
⑶在頻率特性方面，如開漏電路上拉電阻為例，上拉電阻和管漏源級之間的電容和下級電路之間的輸入電容會形成延遲，電阻越大，那么延遲也就越大。上拉電阻的設定應考慮電路在這方面的需求。下拉電阻也應該有類似的考慮。
⑷有些引腳必須接拉電阻，一是為了提高驅動能力，提供適合的電平，提供電流的泄荷通道； 二是加拉電阻可以提高信號輸入的噪聲容限，以提高抗電磁干擾能力。蔡欣榮(西安交通大學計算機系統結構研究所）
